### ⑮ 日本国特許庁(JP)

① 特許出關公開

## ① 公開特許公報(A)

昭60-163300

@Int Cl.4

数別記号

庁内整理番号

母公開 昭和60年(1985)8月26日

G 11 C 29/00 G 06 F 11/10 12/16 7922-5B

7368-5B

7922-5B ※審査請求 未請求 発明の数 1 (全15頁)

**公**発明の名称

誤り訂正機能付半導体メモリ

印特 顧 昭59-18326

**₽**出 顧 昭59(1984)2月6日

砂発明 者 埸  真 志

国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中

砂発 明 者 下 東 博

央研究所内

国分寺市東郊ケ窪1丁目280番地 株式会社日立製作所中

60条 明 者 ₹ 木

央研究所内 国分守市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

70発 朙 老

延

īF 和

国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中

央研究所内

人 知 出命 株式会社日立製作所 20代 選 人 弁理士 高橋 明夫 東京都千代田区神田駿河台4丁目6番地

外1名

最終頁に続く

発男の名称 誤り訂正根能付申導体メモリ 特件技术の範囲

- L Q通り(Q23)の互いに異なる量の電荷を 蓄積することによつてq値の情報を記憶するメ モリセルを用い、減り訂正符号として《元符号 を用いることを発散とする、減り訂正機能付半 単体メモリ。
- 2 上記 9 元符号として、9 元返回符号もしくは q 元組縮化返回符号を用いることを特徴とする、 停許請求の範囲第1項記載の誤り訂正機能付半 排体メモリ。

#### 発明の詳細な説明

#### [発明の利用分野]

本発明は、ソフトエラー対策として誤り訂正機 能を扱けたメモリに係り、枠に1メモリセルに多 低情報を記憶するメモリに調する。

### 〔毎明の背景〕

キャパシタンスに蓄頂する電荷量によつて情報 を記憶するメモリセルには、1トランツスメ形メ

モリセルヤCCDがある。 このヤヤバシタンスに 普浪する電荷量を3通り以上にするととによつて 1メモリセルに3値以上の情報を記憶する方式に ついては、例えは文献 Lewis M. Terman el.al., " C C D Memory using Multilevel Storage" ISSCC Tech. Dig. Papers, Fed. 1981. PP.154-155 化述べられている。とのような 多雄紀律を実現する際に問題になるのは、4兼等 によつて生ずるソフトエラーである。 2 粒情報の 供り対策としては、例えば文献 Tauneo Mano et. sl., "Submicron VLSI Memory Circuita . ISSCC Tech. Dig. Papera. Feb. 1983、PP 234-235 に述べられてい るように検査ビットを設けて限り訂正を行う方式 がある。しかし、多望記憶の場合は、1個のメモ リセル化ソフトエラーが生じるとそれに記憶され ている多位情報がすべて失われる(例えば8位記 偉の場合は3ビットが同時に失われる)ため、通 常の眠り訂正方式では訂正できない。このような 誤りをも訂正できるようにする一つの方法は、多

特開昭60-163300(2)

重似り訂正符号を用いるととである。例えば8億 記憶の場合は三重似り訂正符号を用いればよい。 しかし、一般化多重似りを訂正できるようだする ためには、多数の検査ピットを必要とし、符号化・ 復号の手関も大きいという欠点がある。

#### 〔 発明の目的〕

本発明の目的は、1メモリセルに記憶されている多値情報がソフトエラーによつて一度に失われても、誤り訂正が容易な多値メモリを提供するととれるる。

#### (発明の氣要)

上記のようなソフトエラーを効率よく訂正する ためには、1メモリセルに記憶されている多値情 報をまとめて1つのシンボルとみなし。そのシン ボルを単位とした符号、すなわち多元符号を用い ればよい。

#### 〔 発明の実施例〕

第1限に本発射の一楽施例を示す。本実施例は、 1トランジスタ形メモリセルにも値(2ピット) の情報を記憶させ、誤り訂正符号として4元符号

v.

次に、メモリからデータを飲み出す数の動作を 説明する。データ書き込み時と同様に、読み出す べきアトレスに対応したワード説を1本(WLi) とデータ線を5本(DLj~DLj.a)を選択する。 各メモリセル州Clj~MClj.aを選択する。 各メモリセルから読み出されたアナログ信号は、 各データ線紙に設けられた人口変換器人口j~ 人口j.aににつて2ビットのデイツタル保号に変 換される。メモリセル5個から読み出された計 10ビットのデータ 300, 301。……。 340, 341 を復号回路 2に入れて糾り訂正を行う。訂正され たデータ 300, 301。……。 340, 341 は、DA 変換器を逃してもとのメモリセルに書き込むと同 時に、6ビットのデータ 310, 321, 320, 321, 340, 341 はデータ出力消子 Doute ~ Doute に出 す。

メモリセルのリフレンシュは、ワード値を1本 選択し、各メモリセルから説み出されたアナログ 信号を一旦AD家換器でディジタル信号に変換し を用いたメモリである。以下、本実施例の動作を 説明する。

まず、メモリにデータを書き込む膜の動作を説 明する。ゲーメ入力増子 Dias ~ Dias から入つ て来た6ビットのデータ #10 , \*21 , \*36 , \*31 , a4a 。 a41 を符号化回路 1 を通して 4 ピットの検 査ピフト 8ee 、8ei 、8ia 、8ii を付加し、計10 ピットの符号とする。一方・ワード線通択回路3 かよびデータ放送択回路もによつて、データを修 を込むべきアドレスに対応したワード鍵を1本 (WLI)とデータ線を5本(DLj~DLj+4)選 択し、5 何のメモリセルMClj~MCij·4を選択 する。省き込むべきデータは2ピットずつ組にし て・PooとPot とをメモリセルMCijに、Pioと au とをMCij., 化、……、au とau とを MCijaaに会を込む。そのためには、各データ線 毎に設けられたDA変換器DAi~DAji4 で 2 ビットの情報をアナログ電圧に変換し、その選圧 をデータ線DLj~ DLj。 を介してメモリセル MCj~MCjuのキャパシメンスに書稿すればよ

DA変換器で序びアナログ信号化戻してメモリセルに再書き込みすればよい。また、書き込み時、もしくは成出し時にかいても、節択されたワード 縦上にあつて選択されないデータ線上にあるメモリセルについては、上記リフレッシュ曲作を行う 必要がある。

次に、この実施例に用いている符号化回動1、 シェび復号回路2 だついて神細に収明する。第2 図に符号化回路の回路図を、第3 図に似号回路の 回路図を示す。

せず、ここで用いている調り訂正符号について 述べる。符号化かよび似号の際には、同一のメモ リセルに配達する2ピット \*ic と \*i; (i = 0 ~ 4)とをまとめて1つの4元のシンボルとして扱 う。すなわち4元符号を用いる。したがつて、α 継によつて1個のメモリセルがソフトエラーを超 として2ピットの情報が同時に失われたとしても、 他の4個のメモリセルがエラーを超こさなければ 訂正することができる。

4 元符号の4 つのシンボルとしては、GP(4)

GP(付は位数 q の有限体) の 4 気の元・0, 1.
r, r \* {ただしr \* + r + 1 = 0 mod 2} を
用いる。2 ピットのデータ( be, bi)をこの 4
つのシンボルで扱す数は、1 とr との観形組合
b.・1 + bi・r て表す。すなわち・

$$0 \cdot 1 + 0 \cdot r = 0 \tag{1}$$

$$1 \cdot 1 + 0 \cdot r = 1 \tag{2}$$

$$0 \cdot 1 + 1 \cdot r = r \tag{3}$$

$$1 \cdot 1 + 1 \cdot r = 1 + r = r^2 \tag{4}$$

であるから、(0 , 0 ) は0で、(1 , 0 ) は1 で、(0 , 1 ) はrで、(1 , 1 ) はr<sup>2</sup> で表す。

ここで用いている符号は4元ハミング(5,3) 符号であり、そのパリティ校査行列Hは、

$$\vec{H} = \begin{pmatrix} 1 & 0 & 1 & 1 & 1 \\ & & & & & \\ 0 & 1 & 1 & 7 & 7^2 \end{pmatrix}$$
 (5)

である。したがつて、符号語を $a^{**}=\{a_{*},a_{*},a_{*},a_{*},a_{*}\}$  とすると、 $\vec{\Pi}^{**}=0$ 、 すなわち、

$$a_{4} + a_{4} + a_{4} + a_{4} = 0 (6)$$

$$a_1 + a_2 + a_3 + a_4 + a_5 = 0$$
 (7)

であるから、21K示すよりにBORゲート1個で実現できる。 \* 4 と 7 \* の機についても同様に22K示すよりにBORゲート1個で実現できる。

次化・第3個の後号回路について説明する。褒
号は路は、シンドロームを計算する回路23と、
似り訂正を行り回路24から成る。

メモリから読み出された10ピット  $a_{00}$ ,  $a_{01}$ , ......。 $a_{40}$ ,  $a_{41}$  を、同一のメモリセルに記憶されていたもの同士 2 ピット  $d_{10}$  で  $d_{10}$  で

ナなわち・.

$$S_1 = x_1 + x_2 + x_3 + x_4 + x_5$$

てある。とれを計算する回路は、符号化回路と同様に作るととができる。

てある。

$$z_{0} = z_{2} + z_{3} + z_{4} \tag{8}$$

$$a_1 = a_2 + a_2 + a_4 + a_4 + a_5$$
 (9)

を計算すればよい。4元シンポル同士の加算は、 排価的論題和(exclusive OR、以下EORと 略寸)ゲート2個で実現できる。また、\*\*」とア の様は、

$$a_3 \cdot r = (a_{20} + a_{21} r) r = a_{20} r + a_{21} r^2$$

$$=*_{31}+(*_{30}+*_{51})7$$
 00

次化・Cのシンドロームを用いて誤りの生じた 位置と誤りの大きさとを決定し、訂正を行う。シンドローム 引が、H = (ho, hi, hz, hz, h, )のある例ペクトル o c 合に等しいとき・ a j 化大きさ e の誤りが生じたと特所し

によつて訂正された信号 \*jを作る。例えば \*iが 扱つているかどうかを例べるには、

$$\overline{S} = \left( \begin{array}{c} Se \\ St \end{array} \right) = e \left( \begin{array}{c} I \\ r \end{array} \right) = \left( \begin{array}{c} e \\ er \end{array} \right) \qquad \text{05}$$

を消たす¢が存在するかどりか、すなわち、

$$S_1 = e r - S_0 r \qquad \qquad . \tag{69}$$

が成り立つかどりかを調べればよい。成り立つ場 合は、

によつて訂正を行い、成り立たない場合は』。に は思りが生じなかつたと判断して』。をそのまま 』。とすればよい。

第4回に本発別の他の実施例を示す。第1回と の相違点は、データ入出力増子が各2ビットしか

**持商昭60-163300(4)** 

ないことである。第1図では終り訂正を行う1つのプロフクに含まれる情報量とデータ入出力端子の数とはともに6ビットで等しいが、本実施例では異なるため、その動作は第1回の場合とはやや異なる。以下、本実施例の動作を説明する。

メモリからデータを読み出す際の動作は、第1 図の場合とほとんど同じである。ただ、復号回路 (復号図路は第3回と同じでよい)で誤りを訂正 されたデータもピントのうち、2ピットを選択回 路もで選択してデータ出音端子 Douto, Douti K 出すだけである。

これに対して、メモリにデータを書き込む際は、 選択されたメモリセルだけでなく、検査ビットが 記憶されているメモリセルの内容をも書き替える 必要があるため、その動作は第1回の場合とかな り異なる。まず、データ読み出し時と同様に、5 個のメモリセルMCij~MCij。から計10ビットのデータ acc。 aci、……。 acc。 aciを読み出 して、復号回路で餌り訂正を行う。この10ビットから検査ビットを強いた6ビット acc。 aci、

場合と同様である。

第6図に本発明の他の実践例を示す。第1図と の相違点は、第1回の場合はデータ銀を5本同時 に選択するが、本来推倒では1本ずつ原次に選択 し、メモリセルのデータ競み出し、含ま込みをシ リアルに行うことである。そのために2列5段の 双方向シフトレジスタ9を用いてシリアル・パラ レルダ役を行つている。メモリにデーメを書き込 む類は、符号化回路1の出力を一旦シフトレジス タ9K入れ、9を右方向にシフトしながら5本の データ級DLj.a . DLj.z . …… , DLj を頭化 選択し、メモリセルMCij.a.MCij.; ........ MCII の原に2ピットプロデータを背を込む。メ モリからデータを使み出す際は。まプシフトレジ スタ9を左方向にシフトしたがらデータ級DL」。 D.L.j.st , …… , D.L.j.st を順に選択し、メモリセ ルMCII, MCII.I . ....... NCII.Iの順にデー タを読み出す。次尺、復号回路2を動作させて観 りを訂正し、訂正したテータは再びシフトレジス メタル書を込むと同時に6ピットはデータ出力婦

age'、 agi'、 age'、 agi' をデータ散換回路を 入れる。ことでは、 6 ピットのうち2 ピットをデ ータ入力端子 Diag 、 Diag から入つて来たデータ で収換する (例えば図の状態では ago' が Diag で、 agi'が Diag でそれぞれ改換される)。 この 6 ピットを符号化回路 (符号化回路は構る図と同じで よい) 化入れて検査ピットを付加し、もとのメモリセルMCij~MCij。 に2 ピットずつ書き込 めばよい。

携5図に本発明の他の実施例を示す。 再1图との相違点は、データ入出力端子が各1個しかなく、入出力をシリアルに行うことである。そのためにシフトレジスタ7を名を設けてシリモリにデータを書き込む際は、データ入力端子Diaから入つて来たデータを思にシフトレジスタ7に入れ、6ピット入れ終わつた後に符号化を行う。メモリからデータを散み出す際は、鉄りを訂正されたデータを一旦シフトレジスタ8に入れ、線にデータ出力端子Dani に出す。その他の動作は再1図の

子 Data ~ Data 化出す。最後に、シフトレジス タ 9 を右方向にシフトしながらデータ級 DList。 DList。……。 DLi を版に必択し、メモリセル M C IIst : M C IIst : m…. N C II の版にデータ の再番を込みを行う。

たか、本実成例では、データ線を1本すつ順次 に選択するが、第7箇に示すようにデータ線は5 本まとめて(DLj ~DLj・4)選択し、そのかわ りにシフトレジスタ10を設けてもよい。

第6凶かよび終7回に示した契約例では、データの入出力は帰1回と何様に6ビット並列に行つているが、終4回もしくは再5回に示したようなデータ入出力の方法を採用してもよい。

3.8 図に本光明の他の実施例を示す。本実施例はいわゆるブロンタオリエンテンド以入以下BORAMと略す)であり、1本のワード線に撮鍵されているすべてのメモリセルを1つのブロックとして、ブロフタ単位に収み出し、番1心みを行うメモリである。図の例では、1本のワード線に5d個のメモリセルが接続され、1メモリセル

特價時60-163300(5)

には4位の信報が配信されているので、1ブロックの大きさは検査ピットを含めて10dピット、検査ピットを除くと6dピットである。以下、本実施例の動作を説明する。

メモリセルのデータ流み出し・書き込みは、リンク状に接続されたシフトレジスタ11かよび12を介して行う。2列5 d 股のシフトレジスタ11はデータ餅とのデータの投受に使用し、2列5 段のシフトレジスタ12は符号化回路1かよび復号回路2とのデータの投受に使用する。

メモリドデータを誓言込む際は、まずデータ入力増子から入つて来たデータをシリアルにシフトレジスタ1に入れる。データが6ピット入つて来るどとに符号化回路1(符号化回路は32回と同じでよい)を動作させ、検査ピット4ピットを付加してシフトレジスタ11をよび12をシフトして12の中に入つているデータを11に移す(これはDiaから次のデータを入れるのと同時に行つてよい)。すべてのデータ(計10dピット)をシフトレジス

も第8回と阿禄BOBAMであるが、相違点は AD変換器かよびDA変換器を各データ継年に投 けずに・シフトレジスタ12の前便に設けたこと である。各データ競とAD変換器、DA変換器と の間のデータの転送は、CCD13によつてアナ ログデータのままで行う。その値の動作は第8回 と同様である。

第10図に本発明の他の実施例を示す。第9図の実施例はアナログ情報の転送にCCDを用いた例であるが、本実施例はCCD自体をメモリセルとして用い、これに多値情報を記憶させる方式のメモリである。本実施例の動作は、第9図の場合にかける1トラングスタ形メモリセルとCCDとの間のデータ転送が不要なだけで、その他は第9図と同様である。

以上の実施例はいずれも符号化四路かよび復号 四路としてそれぞれ第2回かよび第3回の回路を 使用していたが、符号化四路・復号回路はこれに 展らない。第11回かよび第12回にそれぞれ符 号化回路、復号回路の他の実施例を示す。第2回

メ11に移し終わつたととろでメモリセルMC」。 ~MCIsi-L K2ピットポつデータを書き込む。 メモリからデータを試み出す際は・まず各デー メ縫から統み出された計100ピットのデータを シフトレジスタ11に入れる。次化・シフトレジ スメ11かよび12をシフトして11に入つてい るデーメを12に移す。デーメを10ピツト移す **どとに(5回シフトナるどとに)復号回路2〔復** 号回路は再る図と同じでよい)を動作させて展り 訂正を行う。訂正されたデータは再びシストレジ スタ12化入れると同時化、5ピットはシフトレ ジスタ8に入れる。次に、シフトレジスタ11か よび12をシフトして次のデーメを12に移すと 同時化、訂正の終わつたデータを11に戻す。同 時化シフトレジスメ8をシフトしてデーメを出力 梯子Dout K出す。すべてのデータ(計104ビ フト)を訂正してシフトレジスメ11に貸し終わ つたところでメモリセルMCIo~MCistal Rデ - メの再書き込みを行り、

第9図K本発明の他の実施例を示す。本実施例

および第3回の実施例では並列に符号化および復 号を行うのに対し、本実施例では符号として選回 符号を用い、その性質を利用してシリアルに符号 化かよび復号を行う。

まず、ことで用いている級り訂正符号について 述べる。この符号でも、邸2回かよび第3回の場合と同様に、同一のメモリセルに配慮する2ピット \*\*i, と\*\*i, (i = 0 ~ 4)とをまとめて1つの 4元シンボル\*! = \*\*ie + \*\*i, \*\* とみなす。この 行号は4元へミング(5,3)符号であり、その パリティ検査行列子は、

てある。これは

$$G(x) = x^{x} + 7x + 1$$
 (9)

を生成多項式とする返回符号である。すなわち、 符号節( \*。, \*; . \*。. \*。, \*4)を係数とす る G F(4)上の多項式

.ア(X) = 2.+2; x+2; x\*+2; x\*+2; x\* 例 は (3)で割り切れるという性質がある。

$$V(x) = a^2 x_1 + a^2 x_2 + a^4 x_4$$
 (7)

を作る。A勾をG内で割つた剰余を

$$B(x) = a_1 + a_1 \times a_2$$

とすると、A以+R以はG以で割り切れるから、 R以の係数2。, 2:を検査点とすればよい。

第11図は以上述べた演算を行う回路である。 4個のDフリップフロップドPee、FFee、FFee、 FFii は共通のクロックによつて駆動され、2個 の4元シンボル be 、 bi を記憶する役割を果たす。 すなわち、FFii の出力を bijとすると、

$$b_{\bullet} = b_{\bullet \bullet} + b_{P1} \tau$$
 (3)

$$b_1 = b_{10} + b_{11} 7$$

である。スイッチ用官号  $SW_1$ を"1" にして入力 増子  $I_0$  、 $I_1$  にそれぞれ  $C_0$  、 $C_1$  ( $4 \pi v v v v v$ )  $C = C_0 + C_1 r$  とみなす)を入れてクロックを印 加すると、四路の状態は次のように変化する。

る。最後に、スイッチ用信号8W1を 0 でにしてスイッチ8W2を上に倒し、クロックを2回印加して(このとを入力増子は 0 でにしてかく) 回路の中に記憶されている 21 . 20 をシブトして出力増子に取り出せばよい。

との符号の復号は次のようにして行えばよい。 まず、メモリから読み出されたデータマー(=。。 =1、=2、=3、=4)からシンドローム マー(<sup>20</sup>) = 甘<sup>2</sup> T

を求める。

$$s_1 = s_1 + s_2 \tau + s_3 \tau + s_4 \qquad \qquad \emptyset$$

てあるから・

 $8(x) = x_0 + x_1 x$ 

(31)

となる。したがつて、『の要素を係数とする多項 式

$$b_n^{(n+1)} = b_1^{(n)} + C$$
 (6)

$$b_{a}^{(a+1)} = b_{a}^{(a)} + \tau (b_{i}^{(a)} + C)$$

$$B(x)^{(n+1)} = b_1^{(n)} + C + \{b_1^{(n)} + rb_1^{(n)} + rC\} \times$$

$$= \{B(x)^{(n)} + Cx\} \times + G(x) \{b_1^{(n)} + C\} \times$$

**27**1

結局、B(X)化C×を加えて×を乗じ・生成多項式 G(X)で削つた餌会が新しいB(X)となる。

を生成多項式G内で割つた剰余を求めれば、その 係数がシンドロームとなる。

次に、とのシンドロームを用いて減りの生じた 位便と減りの大きさを決定し、訂正を行う。メモ りから設み出されたデータのうち、\*\*」に大きさ c の以りが生じているとすると、

$$S(x) x_{n-1} = e x_n + G(x) G(x) x_{n-1}$$

$$= c + (Q(x)x^{s-j} + x^{s} + rx^{2} + rx + 1)G(x)$$

(34)

であるから・S(X)化(5~j)回×を乗じてG(X)で初つた料余が辺紋項=の分になつたとき・■j に大きさ■の減りが生じていると判断して・

$$\mathbf{z}_{j}^{\prime} - \mathbf{z}_{j} + \mathbf{e} \tag{35}$$

によつて訂正された信号で、を作れはよい。

第12回はこの演算を行う回路である。第11 図の場合と同様に×を乗じてGので割つた剰余を 求める回路を用いている。

復分は次のような手順で行う。まず、すべての

な≯、符号化回路と復号回路とは共通部分が多いので無13回化示すように一つにまとめること も可能である。

第11因の符号化値路、第12図の復号回路、 かよび第13図の符号化・復号回路では、データ の入出力を2ピットずつシリアルに行うため、こ

ビット)の情報を配懐する方式では、摂り訂正符号として『元符号を用いる。一例として『三名の場合について述べる。

をパリティ検査行列とする8元(g. 7)符号が ある。これは、

$$G(x) = x^2 + /\!\!/ x + 1 \tag{38}$$

を生成多項式とする返回符号である。この符号による例り打正機能を設けた実施例を第16回に示す(これは第15回と同様な構成のBOBAMである)。この実施例に用いている符号化回路かよび復号回路の回路図をそれぞれ第17回かよび第18回に示す(これらはそれぞれ第17回かよび第12回と同様、返回符号の性質を利用した回路である)。

以上の例はいずれる。誤り訂正符号としては単

特別昭60-163300(ア)

れらを用いる場合はメモリの構成を多少変更する 必要がある。例えば、第1回に示すメモリに第 11回の符号化回路かよび第12回の復号回路を 用いる場合は、第14回に示すように、シリアル・パラレル変換のためにシフトレジスタ15。16。 17を付加する必要がある。また、第8回に示す メモリに適用する場合は、第15回に示すように シフトレジスタ12を除去し、シフトレジスタで、 8をそれぞれ18、19て置き換えればよい。

以上の決権例はいずれも式(5)もしくは40をパリティ検査行列とする4元(5,3)符号を用いた例であつたが他の符号でもよいことはもちろんである。例えば、

をパリテイ検査行列とする4元(21、18)符号でもよい。また、メモリセル1個に記述する情報量は4個化限与ない。一致に、9値(40829

一調り町正符号を用いているが、単一韻り訂正二 重額り検出符号、あるいは多重観り訂正符号を用 いてもよいことはもちろんである。

#### [発明の効果]

以上説明したように、本発明によるメモリでは 1個のメモリセルに配慮される q値(q ≥ 3)の 情報をまとめて1つの q 元シンポルとみなし、こ の レン ポルを単位として符号化、復号を行う。し たがつて、 a 線によつて1 四のメモリセルに配値 されている q 値の情報がすべで失われるという型 のソフトエラーの修正を容易に行うことができる。 図面の簡単な説明


第1日、高4日~第1日日、第14日~第1日 因は、本発明による誤り訂正機能付メモリの構成 日、第2日、第11日、第17日は上記メモリに 用いる符号化国路の回路回・第3日、第12日。 第18日は上記メモリに用いる復号回路の国路回・ 第13日は上記メモリに用いる符号化・復号目路 の回路回である。

1、一符号化回路・2…復号回路・3…ワード厳選

# 特质昭60-163300(8)


択四路、4…データ銀送択四路、5 …データ電換四路、6 …送択回路、7、8、11、12、15、16、17、18、19、25 …シフトレジスタ、9、10 …双方向シフトレジスタ、13、14 … CCD、21 … r を乗ずる回路、22 … r を乗ずる回路、22 … r を乗ずる回路、24 … 訂正回路、26 … NORゲート、27 … f を乗ずる回路、MCII … デモリセル・WLI … ワード線、DLI … データ線、ADI … AD変換器、DAI … DA変換器、PFII … Dフリップフロップ。


代理人 弁理士 高锈明卡





五 ! 图


第 2 团



















第 13 图




第 /4 码






15 Ø




第 16 回





第 18 图



第1頁の銃き

®Int.CI.⁴

进列史号

庁内整理番号

G 11 C 11/56

8219-5B

の発 明 者 油 永 伸 一 国分寺市東恋ヶ寝1丁目280番地 株式会社日立製作所中 央研究所内

### 手 統 補 正 書

mm 594 3 #30 m

特許庁長官 殿事 件の 表示

昭和 59 年 特許顧 第 18326 号 昭和59年2月5日付提出の特許験(26) 第:明の名称

舞り訂正機能付半等体メモリ

盤正をする者

人庭出代钤 amoste

8 9 1510) 算武公社 日立 製作所

補正の内容


- 1 . 電函第1回、第4回から第7回と第14回 を別紙のとおりに初正する。
- 2. 明細者について下記の循正をする。
- . (1) 第2式第6行の「Fed.」を「Feb.」と 打正する。
  - (2) 第6頁第3行の「毎択された」を「選択 された」に訂正する。
  - (3) 第8月第15行の fexclusive」を foxclusive」に訂正する。
  - (4) 部 I I 反新 I O 行の「凡留箱子」を「出 力福子」に打正する。

代 珥 人


B 9 9700 東京都千代田区丸の内一丁目 5 香 1 号 株式会社日立型作所内 325 乗点 212-1111 (ARS)

元 本 (elas) ヤ R 士 高 植 明

ŧ E



### 特局明60-163300(15)



# 特許法第17条の2の規定による補正の掲載

平 3. 5.30共行 昭和 \$ 9 年特許願第 号(特開昭 18326 60-161100 号, 昭和 発行 公開特許公報 6 60 年 8月 26 日 60-1633 号掲載) につ いては特許法第17条の2の規定による補正があっ たので下記のとおり掲載する。

	<u> </u>
Int. Ci.	識別 庁内整理番号
G11C 29/00 G06F 11/10 12/16 G11C 11/56	7737-58 9072-58 7737-58 7131-58

5.30 発行 平成

特许疗县官

昭和59年特許顕第18326号 事件の表示

発明の名称 関り訂正機 単付 半導体 メモリ

徳正をする者

事件との関係 **特許出職人** 

名称 (510) 株式合社 日立製作所

代理人·

〒100 東京都千代田区丸ノ内一丁目5番1号 株式会社 日立製作所内 電話 東京 3212-1111 (大代表)

氏名 (8850)

弁理士 小川

補正の対象

羽都書の「特許請求の範囲」の個

補正の内容

特許請求の範囲を別級のとおり補正する。



#### 特許請求の英国

上、 9 錠の情質を記憶する誤り訂正機能付半導体 メモリにおいて、

襲り打正手敢と、データ入力手及と、データ 出力手及とを有し、

9は3以上であり、

無り灯正符号として q 元符号を用いることを 特徴とする誤り訂正機能付半導体メモリ。

2. 特許請求の範囲第1項記載の無り訂正機能付 事事体メモリにおいて、

上記り元符号は、9元選回符号であることを 特徴とする誤り訂正機能付半導体メモリ。

3. 特許請求の英國第1項記載の誤り訂正機能付 半導体メモリにおいて、

上記り元符号は、4元短線化選問符号である ことを特徴とする熱り訂正確能付半導体メモリ。

4. 特許請求の範囲第1項記載の誤り訂正機能付 牛等体メモリにおいて、

上記載り訂正手段は、符号化回路と、復号回 路とを有し、

上記符号化回路は、入力データを上記 q 元符 号に変換する機能を有し、

上記復号閲覧は、上記『元符号を出力データ に支換する機能を有することを特徴とする低り 訂正確銀付半導体メモリ。

5. 特許請求の範囲第4項記載の誤り訂正機能付 半導体メモリにおいて、

上記出力データは、パラレルデータであるこ とを特徴とする誤り打正機能対半導体メモリ。

6. 特許請求の報酬第4項記載の誤り訂正機能付 **半等体メモリにおいて、** 

上記出力データは、シリアルデータであるこ とを特徴とする誤り訂正機能付手端弁メモリ。

<u>了</u>。特許請求の範囲第8項記載の誤り訂正提他付 半等体メモリにおいて、

上記データ出力手段は、シフトレジスタを有

上記シフトレジスタは、パラレルダータを上 記シリアルデータに変換することを特徴とする 禁り訂正復載付単導体メモリ。